SiO₂는 높은 유전 강도와 8.9 eV의 큰 밴드갭, 낮은 불순물 등 좋은 기계적 및 전기적 특성을 나타내기 때문에 수십년 동안 많은 범위에서 사용되어 왔고 특히 금속/산화물/반도체 전계 효과 트랜지스터 (metal-oxide-semiconductor field effect transistor, MOSFET)의 게이트 절연체 (gate insulator), 메모리 장치용 커패시터의 응용 분야에서 많이 사용되었다. 최근에는 대형, 투명 및 플렉서블 디스플레이에서 박막트랜지스터 (thin film transistor, TFT)의 게이트절연체로도 많이 사용하고 있다. TFT 중 InGaZnO (IGZO) channel을 사용하는 산화물 TFT는 높은 전자 이동도와 우수한 균일성을 특징으로 앞서 말한 다양한 디스플레이 분야에 적용 가능하다[1, 2]. 특히 플렉서블 디스플레이의 경우 열 안정성이 낮은 고분자 기판에 제작되기 때문에 낮은 공정 온도가 요구되고 있다[3]. 그러나, 기존 박막 증착 방법인 화학 기상 증착 (chemical vapor deposition, CVD)은 고온에서 증착하기 때문에 열 안정성이 낮은 고분자 기판에 적용하기엔 어려움이 있다. 또한 sputtering, electron beam evaporator 등의 박막 증착 방법들을 미세화 되는 패턴에 적용하기엔 낮은 단차피복성 (step-coverage), 낮은 균일성 등의 문제점이 있다. 원자층 증착법 (atomic layer deposition, ALD)은 앞서 말한 문제점들을 해소할 수 있는 증착 방법으로 최근 각광을 받고 있으며, 그 특성으로 잘 알려진 self-limited adsorption으로 인한 기판 표면 반응, 쉬운 두께 조절, 높은 단차피복성 등은 앞서 말한 많은 문제점들을 해소할 수 있다. ALD 공정으로 SiO₂ 박막을 증착 시 chlorosilanes, aminosilanes, silvamines, silanes 등의 다양한 전구체 (precursor) 소스가 있다. 이 중 높은 안정성과 free-particle deposition의 특징으로 갖고 있는 amino-silanes계열이 많은 관심을 받고 있으며, amino-silanes계에는 bis(tertiarybutylamino)silane (BTBAS), bis(diethylamino)silane (BDEAS), diisoprophyla minosilane (DIPAS) 등이 있다. 이중 BTBAS는 다른 amino-silanes 전구체 소스보다 빠른 증착 속도와 넓은 증착 온도 범위 (80 °C – 500 °C)를 갖고 있지만 탄소와 질소가 박막에 잔존하는 단점이 있다. BDEAS는 약 300 °C의 고온에서 증착 할 때 낮은 불순물 농도를 보이지만 저온 공정 시 불순물이 발생하는 단점이 있다. DIPAS는 저온에서 다른 amino-silanes 소스보다 우수한 특성을 보인다고 알려져 있으며 플렉서블 기판에도 적용 가능할 정도의 넓은 증착 온도를 보이는 특징을 가진다[4-6].

본 연구에서는 저온 ALD 증착 공정에서 저온 공정에서 우수한 특성을 보이는 DIPAS를 SiO₂ 전구체 소스로 사용하고 O₃ 가스를 reactant로 사용하여 SiO₂ 박막을 증착하였고, 일반적으로 잘 알려진 250 °C의 증착 온도와 플렉서블 기판에 적용 가능한 공정 온도인 150 °C와 100 °C로 박막을 증착하여 각각에 대한 물성을 비교 분석하였다.

Si wafer를 acetone, ethyl alcohol에 순차적으로 15분간 초음파 세척을 진행하였다. 그 후 Si 자연산화막 (native oxide)을 제거하기 위해 4분간 buffered oxide etchant (BOE, 6:1) 처리하고 deionized (DI) water rinse한 뒤 N₂ blowing하여 건조하였다. SiO₂ 박막을 DIPAS와 O₃ reactant을 반복적으로 증착하여 Si 기판에 성장시켰다. DIPAS의 용기(canister)는 상온으로 유지했고, DIPAS가 흐르는 가스 라인은 60 °C로 유지했다. 챔버 내부로 유입되는 가스량은 mass flow controller (MFC)를 이용하여 조절했고 carrier 가스로 Ar 가스를 사용했다. 기본적인 챔버 내부의 압력은 0.5 torr로 유지했으며, 250 °C, 150 °C, 100 °C의 온도로 공정을 진행했다. DIPAS와 O₃ dosing time은 공정 온도와 관계없이 각각 0.5 s 와 1 s로 각각 고정하였고, DIPAS와 O₃은 챔버에 flow된 후 챔버 내부에서 충분히 Si 웨이퍼 표면과 반응할 수 있게 exposure time step을 추가해서 공정을 진행했다. DIPAS exposure time은 2 s, O₃ exposure time은 6 s로 각각 고정했다. 반응이 끝난 DIPAS와 O₃의 잔여물을 외부로 내보내기 위한 purging 시간은 25 s로 고정하였다. 자세한 ALD 공정 recipe는 Table 1에 잘 나타나 있다. 증착된 SiO₂ 박막은 ellipsometry를 이용하여 두께를 mapping하여 측정한 후 cycle 수에 따른 증착률인 growth/cycle (GPC) 특성과 박막의 균일성을 관측하였고, X-ray photoemission spectroscopy (XPS)를 이용하여 박막 내 조성비와 불순물비를 측정하였다. SiO₂ 박막의 전기적인 특성은 metal-oxide-semiconductor (MOS) 구조로 제작하여 current density vs. electric field (J-E), capacitance vs. voltage (C-V) curve를 측정하여 equivalent oxide thickness (EOT), 유전율 (k) 및 절연 파괴 강도를 계산하였다. 게이트 전극 (gate electrode)은 500 × 500 μm² 크기로 shadow metal mask를 이용하여 금 (Au)을 evaporation하여 제작하였다.

Table 1 ALD recipe for SiO₂ thin film using DIPAS as precursor and O₃ as reactant.

Precursor Source	Substrate Temperature (°C)	Source dosing (s)	Source exposure time (s)	Source purging time (s)	O3 dosing time (s)	O3 exposure time (s)	O3 purging time (s)
DIPAS	250 °C	0.5	2	25	1	6	25
	150 °C
	100 °C

Figure 1은 증착 cycle수에 따른 SiO₂박막의 두께를 증착 온도별로 나타낸 그래프이다. Figure 1(a)에서 cycle당 박막의 두께를 linear fitting한 기울기는 GPC를 나타낸다. Figure 1(b)는 증착 온도별로 GPC를 나타낸 그래프로 그림에서 보는 것과 같이 증착 온도가 높아짐에 따라 GPC가 향상되는 결과를 얻었다. 이는 반응 에너지가 높아 GPC가 커지는 것으로 생각할 수 있다. 일반적으로 ALD 공정은 증착 온도가 높아짐에 따라 GPC가 향상되다가 다시 감소하는 경향을 보이며, 본 실험의 DIPAS 전구체를 사용할 경우 250 °C 증착 온도까지는 GPC가 향상되는 것으로 보인다.

Figure 1. (Color online) (a) Deposition thickness versus deposition cycle numbers and (b) GPC rate of SiO₂ thin film according to the ALD deposition temperature.

Figure 2는 ellipsometer 측정한 결과로 30 mm × 30 mm 샘플을 mapping하여 박막의 두께 균일도를 요약한 것이다. 박막의 uniformity는 아래 Eq. (1)의 min-max법을 이용하였다.

Figure 2. Thickness uniformity of SiO₂ thin film depending on ALD deposition temperature.

Figure 2에서 볼 수 있듯이 150 °C, 250 °C의 박막은 큰 차이 없이 1% 미만의 두께 균일도를 보였다. 그러나 100 °C의 공정온도에서는 2.5%의 좋지 않은 두께 균일도를 보여 ALD 공정형태로 박막이 형성되지 않았을 거라는 판단을 하였다. 150 °C 상대적으로 저온 공정을 수행함에도 불구하고 박막 두께의 균일도는 문제가 없어 DIPAS를 전구체로 사용한 SiO₂박막의 ALD공정 온도는 150 °C까지 낮출 수 있을 것으로 판단했다.

Figure 3(a)는 온도에 따라 200 cycle 증착된 SiO₂ 박막을 게이트 절연막으로 이용한 MOS 소자의 C-V 측정 결과이다. 먼저 250 °C에서 가장 낮은 capacitance 값을 보이며 온도와 반비례하여 100 °C에서 가장 높은 capacitance 값을 보인다. 이는 Eq. (2)에서 알 수 있듯이 capacitance는 capacitor의 도전판의 넓이에 비례하고 도전판 사이의 거리에 반비례기 때문이며, 앞서 Fig. 1에서 언급한 것처럼 공정 온도가 높을수록 GPC가 높기 때문에 두꺼운 SiO₂박막의 형성으로 낮은 capacitance 값을 갖는 것을 알 수 있다. Figure 3(b)는 증착 온도에 따른 SiO₂ 박막의 두께 및 EOT를 나타낸다. EOT는 Eq. (3)으로 계산하였고 EOT는 증착 한 특정 박막의 두께가 이상적인 SiO₂ 박막 (유전상수 k = 3.9)의 경우와 비교하여 증착 한 특정 박막의 두께를 이상적인 SiO₂ 박막의 두께로 환산하여 평가하는 특성이다. 본 연구에선 SiO₂ 박막을 증착 했으므로 실제 증착 한 두께와 EOT의 두께가 1:1로 일치하는 것이 가장 이상적이다. 또한, 게이트 절연막의 유전상수 k는 게이트 절연막의 전위차에 해당하는 에너지를 저장할 수 있는 정도를 나타내는 특성이다. 현재 보고된 이상적인 SiO₂의 유전 상수는 3.9로 250 °C, 150 °C의 박막은 보고된 수치와 근사한 값을 보였으나, 100 °C에서 증착한 SiO₂ 박막은 k 2.3정도로 낮은 값을 가져서 EOT와 실제 증착한 두께와 매우 큰 차이를 보였다. 앞서 언급한 박막의 두께 균일도 결과와 마찬가지로 100 °C 증착 온도에서는 ALD process로 SiO₂ 박막이 잘 형성되지 않음을 다시 한번 확인할 수 있었다.

Figure 3. (Color online) (a) Capacitance measurement curve (b) thickness and calculated EOT with different deposition temperature.

100 °C 증착 된 SiO₂ 박막과 150 °C, 250 °C로 증착 된 SiO₂박막의 차이점 분석을 위하여 XPS를 측정하였다. Figure 4(a)는 XPS로 측정한 증착 온도 별 SiO₂ 박막의 O 1s 피크이다. Figure 4(a)를 보면 100 °C로 증착 한 SiO₂ 박막에서 다른 공정 온도와 다르게 O 1s 피크가 high energy로 shift되었음을 알 수 있다. 100 °C 증착 한 SiO₂ 박막의 O 1s의 XPS 피크를 자세히 분석하기 위하여 XPS data를 fitting한 결과가 Fig. 4(b)에 나타나 있다. 그 결과 Fig. 4(b)에서 보는 것 같이 XPS 피크는 532.6 eV의 Si–O bond피크와 533.4 eV Si–OH bond 피크로 구분되어 진다. 이는 저온인 100 °C로 증착 한 SiO₂의 박막의 경우 Si–O 결합보다 Si–OH결합이 많이 발생하여 XPS 피크가 high energy로 shift된 것으로 분석된다. 이는 앞서 이야기했던 낮은 유전상수 값, EOT 결과 등에서 예상한 것처럼 SiO₂의 ALD 증착 공정이 잘 이루어 지지 않았다는 것을 다시 한번 확인할 수 있었다[11].

Figure 4. (Color online) High resolution XPS spectra of O 1s electronic levels of the SiO₂ thin film (a) 100 °C, 150 °C, and 250 °C deposition temperature and (b) fitted data of O 1s XPS spectra for 100 °C deposition temperature. The dotted red and green lines of the 532.6 eV and 533.4 eV binding energy indicate Si–O and Si–OH bond, respectively.

Figure 5는 J-E 곡선으로 관측한 SiO₂ 박막의 절연강도 특성이다. 각각의 온도로 증착한 SiO₂박막은 증착 온도가 높아짐에 따라 절연강도 특성이 증가하는 것을 알 수 있다. 낮은 절연강도는 높은 누설 전류로 인해 발생하고 누설 전류는 Si 기판과 박막 계면 사이에서 생겨난 trap, 게이트 절연막의 품질 특성 저하 등으로 발생한다고 알려져 있다[12]. 250 °C, 150 °C, 100 °C로 증착한 SiO₂ 박막은 각각 14.94 MV/cm², 13.7 MV/cm², 10.7 MV/cm²에서 절연 파괴가 일어난다. 절연 파괴 강도가 온도에 따라 증가하는 이유는 ALD 공정 온도에 따라 형성되는 박막의 품질, 밀도, 불순물 등과 관련이 있다. 박막의 밀도가 증가하면 핀홀 (pin-hole) 및 불순물 등이 상대적으로 적어지고 이는 고품질의 박막으로 형성되는 것을 의미한다. 그림에서 볼 수 있듯이 증착 온도가 증가할수록 절연 파괴 강도는 증가하고 누설 전류 낮아지는 것은 SiO₂ 박막 내 핀홀 등의 불순물 감소로 해석할 수 있다. 결과적으로 낮은 공정 온도에서는 ALD 형태의 증착이 이루어 지지 않아 non-stoichiometry SiO₂ 박막의 형성되어 불순물 증가, 박막 밀도 저하로 절연 파괴 강도 차이가 발생한 것으로 생각된다[13, 14].

Figure 5. (Color online) Current density versus direct current electric field with different deposition temperature. The dotted red circles indicate dielectric breakdown field of the SiO₂ thin film.

본 연구에서 플렉서블 기판과 같이 공정 허용 온도가 낮은 분야에 적용하기 위하여 ALD를 이용한 SiO₂ 박막의 일반적인 공정온도인 250 °C 이상이 아닌 150 °C와 100 °C 온도로 증착 하여 각각의 물성을 비교 분석하였다. 100 °C로 낮춰서 증착 한 SiO₂박막의 경우는 박막 내 Si–OH 결합의 비율이 Si–O의 결합 보다 많아 제대로 된 ALD 증착공정이 이루어 지지 않았고, 이로 인하여 좋지 않은 박막 두께 균일성, 낮은 유전상수 값 및 EOT값을 보였다. DIPAS를 전구체로 사용하여 100 °C 저온 ALD 공정으로 SiO₂ 박막을 증착 하는 경우 ALD 공정 레시피의 대폭적인 tuning이 필요할 것으로 판단된다. 반면에 150 °C 온도로 증착 된 SiO₂ 박막의 경우 좋은 박막 두께 균일성을 보였고, 유전상수 값 및 EOT값 역시 이상적인 SiO₂박막의 값과 유사하게 관측하였다. 그러므로 DIPAS를 전구체로 사용하는 SiO₂ ALD 박막 증착 공정은 150 °C까지 공정 온도를 낮출 수 있어 플렉서블 기판 및 산화물 TFT 공정에 게이트 절연막으로써 충분히 적용 가능할 것으로 보인다.

이 논문은 2022년도 정부(산업통상자원부)의 재원으로 한국산업기술진흥원의 지원을 받아 수행된 연구입니다. (P0012769, 2022년 산업혁신인재성장지원사업) 또한 본 연구는 2022년도 중소벤처기업부의 기술개발사업 지원에 의한 연구입니다 [S3205546].