Ex) Article Title, Author, Keywords
Ex) Article Title, Author, Keywords
New Phys.: Sae Mulli 2024; 74: 987-995
Published online October 31, 2024 https://doi.org/10.3938/NPSM.74.987
Copyright © New Physics: Sae Mulli.
Jaemin Kim1, Soyeon Jeong1, Taehwan Koo1, HyeongJin Chae1, Juyeong Chae1, Minjun Kim2, Jongmin Lee1, Moongyu Jang1,3*
1School of Nano Convergence Technology, Hallym University, Chuncheon 24252, Korea
2Department of Physics, Chungnam National University, Daejeon 34134, Korea
3Center of Nano Convergence Technology, Hallym University, Chuncheon 24252, Korea
Correspondence to:*jangmg@hallym.ac.kr
This is an Open Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License(http://creativecommons.org/licenses/by-nc/4.0) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.
In this study, a neuromorphic device was developed by utilizing gold nanoparticles to emulate synaptic signal processing. To minimize leakage current, a high-k dielectric used as the insulating layer, and gold nano particles were deposited on the floating gate for electron storage and erasure. The device was fabricated with a vertical structure composed of Pt/Cr/HfO2>/Au/HfO2>/SiO2>/Si substrate. By adjusting the flat band voltage, the optimal operating voltage was determined to avoid damaging the device. Appropriate voltages were applied to the control gate to conduct capacitance-voltage measurements, and the memory window of the gold particles was evaluated. By modulating the applied voltage and duration, the trapping of electrons was controlled to modulate synaptic strength through cycles of potentiation and depression. This research demonstrates the potential of gold nano particles to represent multiple synaptic weights stages, reflecting the electrical characteristics of multi-stage neuromorphic devices.
Keywords: Neuromorphic, Gold particle, Charge trap, Synaptic weight, Flash memory
이 연구에서는 금 나노 입자를 활용하여 시냅스 신호 처리를 모방한 뉴로모픽 소자를 개발하였다.누설 전류를 최소화하기 위해 절연층으로 high-k 유전체를 사용하였고, 전자의 저장과 소거를 위해 플로팅 게이트에 금 나노 입자를 증착했다. 이 소자는 Pt/Cr/HfO2>/Au/HfO2>/SiO2>/Si 기판의 수직 구조로 제작되었다. 플랫 밴드 전압을 조정하여 적절한 전압을 인가하여 정적용량-전압 측정을 수행하고, 금 나노 입자의 메모리 윈도우를 평가하였다. 인가 전압과 지속 시간을 변화시킴으로써 전자의 트래핑을 제어하여 강화와 약화의 주기를 통해 시냅스 강도를 조절하였다. 이 연구는 금 나노 입자가 여러 단계의 시냅스 가중치를 나타낼 수 있는 가능성을 보여줌으로써, 여러 단계의 뉴로모픽 소자의 전기적 특성을 반영할 수 있음을 보여준다.
Keywords: 뉴로모픽, 금 나노 입자, 전자 트랩, 시냅스 가중치, 플래시 메모리
최근 정보 기술의 발전과 데이터양의 급증은 효율적인 데이터 처리 방식에 대한 요구를 증가시켰다. 현재의 컴퓨팅 시스템은 대부분 폰 노이만 구조를 기반으로 하고 있으며, 이 구조에서는 연산 소자와 메모리 소자 사이의 정보 교환을 통해 작업이 진행된다. 이 방식은 연산에 필요한 명령어가 메모리 소자에 저장되고, 필요할 때 연산 소자로 이동하여 처리되는 구조이다. 그러나, 이런 구조는 대용량의 정보를 처리할 때 메모리와 CPU 간의 데이터 전송에 시간이 소요되어 병목 현상을 일으키고, 이는 컴퓨팅 성능의 제한과 상당한 에너지 소비를 초래한다[1]. 이러한 문제를 해결하기 위해 뉴로모픽 컴퓨팅 시스템이 제안되었다. 뉴로모픽 시스템은 인간 뇌의 뉴런과 시냅스 간의 상호작용을 모방하여 설계된 기술이다. 뇌의 뉴런은 시냅스를 통해 서로 연결되어 있으며, 이 시냅스의 연결 강도, 즉 시냅틱 가소성은 학습과 기억의 핵심 메커니즘 중 하나이다. 시냅틱 가소성은 경험에 따라 시냅스의 연결 강도가 변화하는 현상을 말하며, 이는 강화(증가) 또는 약화(감소)할 수 있다. 이 원리를 이용하여 뉴로모픽 소자에서는 정보 처리와 저장 방식을 효율적으로 구현할 수 있다. 뉴로모픽 소자에서 시냅스 연결 강도 조절은 신경 네트워크의 신호 전달 방식을 결정한다. 연결 강도가 강화될수록 해당 뉴런 사이의 신호전달이 더 강하게 일어나며, 이는 뉴런 활성화를 촉진하여 정보의 전달과 처리 속도를 향상한다. 반대로, 연결 강도가 약화할 경우 신호 전달은 감소하며, 이는 정보의 처리를 억제하는 데 도움을 준다.
인간의 뇌처럼 뉴로모픽 소자도 학습을 통해 시냅스 연결 강도를 조절하여 정보를 저장하고 기억한다. 예를 들어, 반복적으로 사용되는 패턴은 시냅스 강화를 통해 더 잘 기억되며, 사용 빈도가 낮은 정보는 시간이 지나면서 연결 강도가 약해져 잊힌다. 이러한 동적 조절은 뉴로모픽 소자가 실시간으로 변화하는 데이터에 효과적으로 반응하도록 한다. 또 뇌는 매우 낮은 에너지로 작동한다. 뉴로모픽 소자 역시 이와 유사하게 설계되어, 연결 강도의 조절을 통해 필요한 정보 처리에 필요한 최소한의 에너지만을 사용한다. 연결 강도가 조절되어 불필요한 연산이 줄어들면 전체적인 에너지 소비가 감소하게 된다. 이는 각 뉴런을 작은 컴퓨터로 간주하고, 이들을 병렬로 연결하여 동시에 여러 명령을 처리할 수 있게 하는 방식으로, 복잡한 연산도 효과적으로 수행할 수 있다[2].
플로팅 게이트 플래시 메모리는 비휘발성 메모리의 한 형태로, 데이터를 저장하기 위해 전자를 플로팅 게이트에 주입한다. 이 플로팅 게이트는 컨트롤 게이트와 반도체 기판 사이에 위치하며, 게이트 유전체층을 통해 격리된다. 데이터를 저장할 때, 전압을 컨트롤 게이트에 적용하여 전자를 플로팅 게이트로 주입한다. 이 과정에서 사용되는 두 가지 주요 기술은 '핫 일렉트론 주입'과 '파울러-노드 하임 터널링'이다. 핫 일렉트론 주입은 전자가 소스에서 드레인으로 이동하는 동안 에너지를 획득하고, 이 고에너지 전자가 유전체 장벽을 뛰어넘어 플로팅 게이트로 주입됩니다. 파울러-노드 하임 터널링은 전자가 양자 터널링을 통해 직접 플로팅 게이트로 주입되는 현상을 말한다. 데이터를 삭제할 때는 플로팅 게이트에서 전자를 제거해야 한다. 이를 위해 컨트롤 게이트에 역전압을 적용하여 플로팅 게이트의 전자가 반도체 기판이나 소스/드레인으로 빠져나가게 한다. 이 과정 역시 터널링 효과를 사용하여 수행될 수 있다[3].
금 나노 입자는 금속의 특성들로 인해 전자, 정보 저장, 촉매 등 여러 분야에 응용되고 있으며 최근에는 광전자, 감지, 이미지 처리를 비롯해 의료 분야까지 넓혀가고 있다. 금의 결정구조는 면심 입방 구조이지만 합성되는 조건에 따라 크기와 모양을 조절할 수 있고 독성이 없고 표면 개질이 쉽다[4].
금 나노 입자를 사용한 플래시 메모리 기반의 뉴로모픽 소자 개발은 이 분야에서 중요한 혁신을 제시한다. Tokyo 대학교에서는 금 나노 입자를 이용해 flexible 나노 시트를 제작하였다. 이 필름은 금 나노 입자를 통해 전기 전도성을 향상했으며, 높은 전도성을 유지하면서 투명성을 확보하여 전자 기기의 디스플레이 성능을 개선하는데 기여한다[5].
최근 연구에서는 금 나노 입자를 부유 게이트 형 특성을 이용하여 시냅스 모방 소자의 동작을 개선하는 방법이 보고되었다. 이 연구에서 금 나노 입자는 페르미 준위에 높은 상태밀도와 작은 에너지 섭동 같은 장점이 있고 큰 일함수를 가지고 있어 절연막 사이에 깊은 양자 우물을 형성함으로써 전자의 이동을 촉진하고, 이를 통해 뉴로모픽 소자의 신호 처리 속도와 효율을 향상하는 것을 목표로 한다[6].
또한, 단국대학교에서는 금 나노 입자를 활용한 유기 전자 소자의 전하 저장 효율을 증가시키는 연구가 진행되었다. 이 연구는 금 나노 입자가 전하를 효율적으로 저장하고, 소자의 전하 재분배 속도를 빠르게 하여 전체적인 디바이스 성능을 향상하는 방법을 보여준다[7]. 이러한 연구들은 금 나노 입자 기반 소자의 개발에 중요한 시사점을 제공한다.
본 연구에서는 금 나노 입자를 사용하여 플래시 메모리 기반 뉴로모픽 소자의 시냅스 연결 강도를 정밀하게 조절할 방법을 제안한다. 금 나노 입자는 높은 상태밀도와 작은 에너지 섭동을 하고 있어 전자 트래핑에 유리하며, 이를 통해 메모리 윈도우의 크기를 조절할 수 있다.
본 연구의 핵심 결과는 다음과 같다. 첫째, 금 나노 입자를 플로팅 게이트에 도입함으로써 시냅스 가중치를 더욱 세밀하게 조절할 수 있으며, 이는 뉴로모픽 소자의 신호 처리 속도와 에너지 효율성을 크게 향상한다. 둘째, 다양한 전압과 지속 시간에 따른 전자의 트래핑 및 디 트래핑 특성을 분석하여, 시냅스 강화와 약화의 주기를 효율적으로 조절할 방법을 제시하였다.
10 mm × 10 mm 규격으로 다이싱된 비저항 1–10 ohm과 면 방향(100)을 가지는 p 타입 실리콘 웨이퍼로 기판을 사용하였다. Figure 1은 실험 제작 과정이다. 실리콘 웨이퍼 기판은 아세톤과 메탄올, 황산과 과산화수소수를 1:1로 섞은 SPM(Sulfuric Peroxide Mixture)을 각각 10분간 초음파세척기(WUC-D06H)를 사용하여 세정하였다. 그 후 공정 전에 쌓인 자연 산화막을 제거해 주기 위해 BOE(Buffered Oxide Etchant, 6:1)에 10초간 담가 준 후 증류수에 헹구어 주었다. 누설전류가 흐르는 것을 차단하기 위해 산화막을 형성해야 한다. 산화막을 형성하기 위해서는 실리콘 웨이퍼의 기판과 품질의 계면 특질이 높아야 한다[8]. 적정 산화 두께를 가지면서 효과적으로 채널에 전하를 모을 수 있는 고유전율 물질인 HfO2>를 산화막으로 사용하였다. Si와 HfO2>의 계면이 거칠기가 SiO2>보다 높기 때문에 전기적 특성이 감소한다. 그래서 Si와 계면의 특성이 우수한 SiO2>를 형성하여 기판의 계면 특성을 높인 후에 HfO2>를 증착하였다. 세정 후 실리콘 웨이퍼 기판을 Funace (울텍, Hyro-80)를 사용하여 900 °C에서 3분 동안 O2> 가스를 1 sccm 주입하여 SiO2>를 30 Å 산화하였다. 산화 후 원자층 증착(울텍, Compact ALD) 장비를 이용해 HfO2> 약 50 Å 증착하였다. 사용한 HfO2>의 소스는 테트라키스하프늄(Tetrakis(ethylmethylamido)hafnium, TEMAHf, C12H32N4Hf)이다. 그 후, 금 나노 필름을 전자빔 증착기(E-beam Evaporator, 코리아바큠테크, KVE-E2000L)를 사용하여 증착하였다. 진공은
금 나노 입자를 증착한 후 컨트롤 산화막을 증착시키기 위해, ALD 장비를 이용하여 HfO2>를 200 cycle 쌓았다. 그 후, 전기적 특성을 측정하기 위해 컨트롤 게이트를 금속 Pt로 Sputter (삼한 박막 진공, RF/Magnetron Sputter SHS-2M3-40T)장비를 사용하여 전극을 증착하였다. 이때 사용한 쉐도우 마스크의 패턴은 가로 170 μm, 세로 170 μm 크기의 배열을 갖는다. Sputter의 챔버 내부 압력은
플로팅 게이트에 사용된 금 나노 입자의 크기는 7, 5, 3 nm 변화를 주어 소자 제작한 후, 금 나노 입자의 두께와 제조의 문제점을 조사하였다. 7, 5, 3 nm 두께의 금 필름 입자를 증착했지만, AFM(원자력 현미경) 분석 결과, 실제 증착된 두께는 예상보다 약 2–3 배 정도 더 두껍게 증착되었다. 금 나노 입자는 열 에너지를 받아 에너지를 최소화하려는 원리로 입자가 형성되는데, 입자가 형성되는 과정에서 크기가 다르고, 한 층으로만 증착되는 것이 아니라 입자들이 중첩되어 쌓이는 경향이 있음을 확인하였다. Figure 3(a)–(f)에 따르면 7 nm 금 나노 입자는 30 nm, 5 nm 입자는 12 nm, 3 nm 입자의 경우 8 nm 가 증착되었다. Figure 3(g) 컨트롤 절연층 HfO2> 200 사이클의 두께는 약 25 nm으로 나타났으며, 두께가 과도하게 증착된 5 nm 및 7 nm 금 나노 입자는 실험 결과에서 제외하였다.
본 연구에서는 금 나노 입자의 크기가 전하 캐리어의 주입 및 추출 효율, 메모리 소자의 프로그래밍 및 이레이징 속도, 데이터 저장 밀도에 영향을 미칠 수 있을 것으로 기대되었다. 특히, 작은 크기의 금 나노 입자는 표면 대 부피 비율이 증가하여 이러한 전기적 특성을 개선할 가능성이 있다고 가정하였다[10-12] 또한 금 나노 입자는 기존의 CdSe 등의 합성 나노 입자를 분산하는 방법과 달리 금 박막 증착 후 열처리를 통하여 형성하므로 나노 입자의 특성을 그대로 유지하고 공정이 간편한 장점이 존재하기 때문에 이 연구에 적용하였다.
Figure 4는 소자의 동작 원리로 컨트롤 게이트에 바이어스 전압을 적용하여 전자를 저장하고 삭제하는 프로그래밍 및 이레이징 과정을 통해 소자를 구동한다. 과도 전압을 인가할 경우 전극이 손상되어 전자를 저장할 수 없게 되며, 과소 전압을 인가할 경우 전자가 터널링 되지 않아 금 나노 입자가 증착된 플로팅 게이트에 전자가 저장되지 않는다. 따라서, 컨트롤 산화막에 손상을 주지 않을 적합한 전압 범위를 설정해야 한다. 전압 범위를 설정하기 위해서는 터널 및 컨트롤 절연층의 두께와 파괴 전압 범위를 파악해야 하며, 읽기 작업 시 전자가 저장되거나 삭제되지 않아야 한다. 먼저, 터널 절연막의 절연 파괴 전압을 측정하기 위해 Pt/Cr/HfO2>/SiO2>/Si 구조로 제작한 후 반도체 분석기기를 사용하여 전류-전압 특성 곡선을 측정하였다. Figure 5(a)에서 측정된 전압은 평균적으로 7.5 V 부근에서 터널링이 발생하였다. 또한 컨트롤 절연층의 파괴 전압을 측정하기 위해 Pt/Cr/HfO2>/Au/HfO2>/Si 구조를 제작하여 측정했을 때, Fig. 5(b)에서 8.5 V 부근에서 절연층이 파괴되는 것을 확인했다. 따라서 적합한 7–8 V 바이어스 전압을 전극에 인가한다면, 전극이 파괴되지 않고 전자가 터널링 하여 금 나노 입자에 저장될 것으로 판단하였다.
뉴로모픽 소자는 정보가 소멸하지 않는 비휘발성 특성을 가져야 하며, 다양한 시냅스 신호 강도를 표현할 수 있어야 한다. 위의 터널 절연막의 터널링이 가능한 전압 범위와 컨트롤 게이트의 전극 파괴 범위 내에서 양 전압과 음 전압을 적용하여 시냅스 연결 강도를 조절하였다. 소자의 구동 방식은 양 전압을 인가할 경우 산화막에 걸리는 전기장이 증가하여 산화막의 전위 장벽이 낮아진다. 이에 따라 파울러-노드 하임 터널링을 통해 전자가 터널링 되며, 이 터널링 된 전자들이 플로팅 게이트의 금 나노 입자에 트랩 되어 전체적인 전위가 상승한다[13]. 이는 전류의 흐름을 감소시켜 시냅스 약화를 표현할 수 있다[14]. 반대로, 음 전압을 인가하면 게이트의 전위장벽이 낮아져 전류의 흐름이 증가하고, 금 나노 입자에 트랩 된 전자들이 접지된 기판으로 이동하면서 소거되어 시냅스 약화를 표현할 수 있다[15].
Figure 7(a),(c)에서 -7 V, 1 s 반복적으로 전압을 인가하여 시냅스의 강화를 나타내었고, Fig. 6(b),(d)에서 8 V, 5 s 반복적으로 전압을 인가하여 시냅스의 약화를 나타내었다. 시냅스 가중치를 표현하기 위해 Capacitance의 최댓값과 최솟값의 중간값에 해당하는 전압인
소자의 내구성을 평가하기 위해, 시냅스 가중치의 강화와 약화를 반복적으로 측정하였다. Figure 6(a)–(e)에는 시냅스의 약화와 강화를 반복적으로 측정한 결과를 그래프로 나타내었다. 이 실험에서는 일정한 인가 전압과 시간을 유지하면서 측정을 진행하였다. 구체적으로, 양 전압을 인가하여 시냅스 가중치를 약화시키고, 음 전압을 인가하여 강화시키는 과정을 여러 차례 반복하였다. 측정 과정에서 메모리 윈도우의 변화를 관찰하였으며, 이때 전자가 트랩되는 정도에 따른 변화를 확인할 수 있었다.
초기 메모리 윈도우는 약 0.55 V로 측정되었으나, 반복적인 시냅스 가중치 조정 과정을 거치면서 점차 감소하여 약 0.45 V로 변화하는 경향을 보였다. 이러한 감소는 소자가 여러 번의 프로그래밍 및 이레이징 과정에서 점차적으로 성능 저하가 발생할 수 있음을 시사한다. 이는 소자의 내구성에 영향을 미칠 수 있는 중요한 요소로, 반복적인 사용 후에도 성능이 얼마나 유지되는지를 평가하는 데 중요한 지표가 된다.
Figure 7(a)–(c)에서는 소자의 보존성을 평가하기 위한 실험 결과를 보여준다. 이 실험에서는 소자를 Full program과 Full erase 상태로 설정한 후, 전자가 얼마나 오랜 기간 동안 유지되는지를 측정하였다. 실험은 하루 동안 지속적으로 전자 유지 상태를 관찰하며 진행되었으며, 그 결과 전자의 수가 시간이 지나도 안정적으로 유지되는 것을 확인할 수 있었다.
각각의 그래프는 소자의 장기적 성능을 평가하기 위한 중요한 데이터를 제공한다. Figure 7(a)는 Full program 상태에서 전자 유지 상태를, Fig. 7(b)는 Full erase 상태에서의 전자 소실 정도를, Fig. 7(c)는 전체 실험 기간 동안의 전자 유지 동향을 보여준다. 이 실험을 통해, 소자가 전력 공급이 중단된 상태에서도 정보가 지속적으로 유지될 수 있음을 확인하였다. 이는 플래시 메모리 기반 뉴로모픽 소자의 실용성을 평가하는 데 중요한 요소로, 장기적인 데이터 보존 능력을 평가하는 데 유용하다.
또한, 이러한 실험 결과는 금 나노 입자가 소자의 내구성에 긍정적인 영향을 미칠 수 있음을 시사하며, 반복적인 시냅스 조정 과정에서도 비교적 안정적인 성능을 유지할 수 있다는 점을 보여준다. 다만, 메모리 윈도우의 감소는 소자의 수명 및 성능 저하와 관련된 추가 연구가 필요함을 시사하며, 이를 보완하기 위한 다양한 개선 방법에 대한 논의가 필요하다.
이러한 결과를 종합하면, 본 연구에서 사용한 금 나노 입자가 플래시 메모리 기반 뉴로모픽 소자의 내구성을 향상시킬 수 있음을 보여주며, 장기적 안정성과 보존성 측면에서 유망한 특성을 갖고 있음을 확인할 수 있었다.
본 연구에서는 시냅스 소자를 모방한 플래시 메모리를 기반으로 하여 금 나노 입자를 활용하여 소자를 제작하였다. 소자의 전류-전압 특성 곡선을 분석하여 소자의 두께와 전자 터널링이 가능한 전압 범위를 설정하였다. 제작된 소자는 약 7.5 V 부근에서 전자 터널링이 발생하였으며, 8 V 에서 프로그램을 진행하였다. 양 전압과 음 전압을 인가하며 플로팅 게이트의 금 나노 입자에 전자를 트랩하거나 소거함으로써 시냅스 연결 강도를 강화하거나 약화하며 시냅스 가중치를 확인하였다. 또한, 소자 시냅스 가중치를 반복적으로 측정하여 소자의 반복성과 전자의 메모리 폭을 확인하였다. 측정 결과, 메모리 폭이 반복 측정에 따라 감소하는 경향을 보였다. 소자의 보존성 측면에서는 시간이 지나도 소자에 전자가 안정적으로 유지되는 특성을 확인하였다. 이러한 결과는 소자가 여러 단계의 시냅스 가중치를 표현할 수 있으며 반복적인 사이클에도 불구하고 전자가 잘 유지되는 내구성을 가짐으로써 시냅스 소자로서의 가능성을 보여주었다.
본 연구는 산업통상자원부의 연구비 지원[P0023521] 및 과학기술정보통신부의 연구비 지원[RS-2023-00219703]에 의해 이루어졌습니다.